pesanan_bg

produk

Chip IC sirkuit terpadu satu tempat beli EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP

Deskripsi Singkat:


Rincian produk

Label Produk

Atribut Produk

JENIS KETERANGAN
Kategori Sirkuit Terpadu (IC)  Tertanam  CPLD (Perangkat Logika Kompleks yang Dapat Diprogram)
Mfr Intel
Seri MAKS® II
Kemasan Baki
Paket standar 90
Status Produk Aktif
Tipe yang Dapat Diprogram Dalam Sistem yang Dapat Diprogram
Waktu Tunda tpd(1) Maks 4,7 ns
Pasokan Tegangan – Internal 2.5V, 3.3V
Jumlah Elemen/Blok Logika 240
Jumlah Macrocell 192
Jumlah I/O 80
Suhu Operasional 0°C ~ 85°C (TJ)
Tipe Pemasangan Permukaan gunung
Paket / Kasus 100-TQFP
Paket Perangkat Pemasok 100-TQFP (14×14)
Nomor Produk Dasar EPM240

Biaya telah menjadi salah satu masalah utama yang dihadapi chip kemasan 3D, dan Foveros akan menjadi pertama kalinya Intel memproduksinya dalam jumlah besar berkat teknologi pengemasan terdepannya.Namun Intel mengatakan bahwa chip yang diproduksi dalam paket 3D Foveros memiliki harga yang sangat bersaing dengan desain chip standar – dan dalam beberapa kasus bahkan mungkin lebih murah.

Intel telah merancang chip Foveros dengan biaya serendah mungkin dan tetap memenuhi target kinerja yang ditetapkan perusahaan – ini adalah chip termurah dalam paket Meteor Lake.Intel belum membagikan kecepatan interkoneksi / ubin dasar Foveros tetapi mengatakan bahwa komponen dapat berjalan pada beberapa GHz dalam konfigurasi pasif (pernyataan yang menyiratkan adanya versi aktif dari lapisan perantara yang sudah dikembangkan Intel. ).Dengan demikian, Foveros tidak mengharuskan perancang untuk berkompromi pada batasan bandwidth atau latensi.

Intel juga mengharapkan desainnya dapat berkembang dengan baik baik dari segi performa maupun biaya, yang berarti Intel dapat menawarkan desain khusus untuk segmen pasar lain, atau varian dari versi performa tinggi.

Biaya node tingkat lanjut per transistor meningkat secara eksponensial seiring dengan semakin dekatnya batas proses chip silikon.Dan merancang modul IP baru (seperti antarmuka I/O) untuk node yang lebih kecil tidak memberikan banyak laba atas investasi.Oleh karena itu, menggunakan kembali ubin/chiplet yang tidak kritis pada node yang sudah ada dan 'cukup baik' dapat menghemat waktu, biaya, dan sumber daya pengembangan, serta menyederhanakan proses pengujian.

Untuk chip tunggal, Intel harus menguji elemen chip yang berbeda, seperti memori atau antarmuka PCIe, secara berurutan, yang dapat memakan waktu lama.Sebaliknya, produsen chip juga dapat menguji chip kecil secara bersamaan untuk menghemat waktu.penutup juga memiliki keuntungan dalam mendesain chip untuk rentang TDP tertentu, karena desainer dapat menyesuaikan chip kecil yang berbeda untuk memenuhi kebutuhan desain mereka.

Sebagian besar dari poin-poin ini terdengar familier, dan semuanya merupakan faktor yang sama yang membawa AMD pada jalur chipset pada tahun 2017. AMD bukanlah perusahaan pertama yang menggunakan desain berbasis chipset, namun merupakan pabrikan besar pertama yang menggunakan filosofi desain ini untuk memproduksi chip modern secara massal, sesuatu yang tampaknya agak terlambat dilakukan Intel.Namun, teknologi pengemasan 3D yang diusulkan Intel jauh lebih kompleks daripada desain berbasis lapisan perantara organik AMD, yang memiliki kelebihan dan kekurangan.

 图 foto1

Perbedaannya pada akhirnya akan terlihat pada chip yang sudah jadi, dengan Intel mengatakan bahwa chip tumpuk 3D baru Meteor Lake diharapkan akan tersedia pada tahun 2023, dengan Arrow Lake dan Lunar Lake akan hadir pada tahun 2024.

Intel juga mengatakan bahwa chip superkomputer Ponte Vecchio, yang akan memiliki lebih dari 100 miliar transistor, diharapkan menjadi jantung dari Aurora, superkomputer tercepat di dunia.


  • Sebelumnya:
  • Berikutnya:

  • Tulis pesan Anda di sini dan kirimkan kepada kami