Logika & Sandal Jepit-SN74LVC74APWR

Flip-FlopDanMemalangiadalah perangkat elektronik digital umum dengan dua keadaan stabil yang dapat digunakan untuk menyimpan informasi, dan satu flip-flop atau kait dapat menyimpan 1 bit informasi.

Flip-Flop (Disingkat FF), disebut juga gerbang bistable, dikenal juga dengan sebutan bistable flip-flop, adalah rangkaian logika digital yang dapat beroperasi dalam dua keadaan.Flip-flop tetap dalam keadaannya sampai menerima pulsa input, yang juga dikenal sebagai trigger.Ketika pulsa masukan diterima, keluaran flip-flop berubah keadaan sesuai aturan dan kemudian tetap dalam keadaan itu sampai pemicu lain diterima.

Latch, peka terhadap level pulsa, berubah keadaan di bawah level pulsa jam, latch adalah unit penyimpanan yang dipicu level, dan tindakan penyimpanan data bergantung pada nilai level sinyal input, hanya ketika kait berada di dalam mengaktifkan keadaan, output akan berubah dengan input data.Latch berbeda dengan flip-flop, ia tidak mengunci data, sinyal pada keluaran berubah seiring dengan sinyal masukan, seperti halnya sinyal yang melewati buffer;setelah sinyal kait bertindak sebagai kait, data terkunci dan sinyal input tidak berfungsi.Kait juga disebut kait transparan, yang berarti bahwa keluarannya transparan terhadap masukan ketika tidak terkunci.

Perbedaan antara kait dan flip-flop
Latch dan flip-flop merupakan perangkat penyimpanan biner dengan fungsi memori yang merupakan salah satu perangkat dasar untuk menyusun berbagai rangkaian logika pewaktuan.Perbedaannya adalah: kait terkait dengan semua sinyal inputnya, ketika sinyal input berubah, kait berubah, tidak ada terminal jam;flip-flop dikendalikan oleh jam, hanya ketika jam dipicu untuk mengambil sampel masukan saat ini, menghasilkan keluaran.Tentu saja, karena latch dan flip-flop keduanya merupakan logika pewaktuan, maka keluarannya tidak hanya berhubungan dengan masukan saat ini, namun juga berhubungan dengan keluaran sebelumnya.

1. kait dipicu oleh level, bukan kontrol sinkron.DFF dipicu oleh clock edge dan kontrol sinkron.

2, kait sensitif terhadap level masukan dan dipengaruhi oleh penundaan pengkabelan, sehingga sulit untuk memastikan bahwa keluaran tidak menghasilkan gerinda;DFF cenderung menghasilkan gerinda.

3, Jika Anda menggunakan sirkuit gerbang untuk membangun latch dan DFF, latch mengkonsumsi lebih sedikit sumber daya gerbang daripada DFF, yang merupakan tempat yang lebih baik untuk latch daripada DFF.Oleh karena itu integrasi penggunaan latch pada ASIC lebih tinggi dibandingkan DFF, namun pada FPGA terjadi sebaliknya, karena pada FPGA tidak terdapat unit latch standar, namun terdapat unit DFF, dan sebuah LATCH memerlukan lebih dari satu LE untuk dapat direalisasikan.kait dipicu level, yang setara dengan memiliki ujung pengaktifan, dan setelah aktivasi (pada saat level pengaktifan) setara dengan kabel, yang berubah seiring dengan Outputnya bervariasi dengan output.Dalam keadaan non-enabled adalah untuk mempertahankan sinyal asli, yang dapat dilihat dan perbedaan flip-flop, pada kenyataannya, berkali-kali latch bukan pengganti ff.

4, kait akan menjadi analisis waktu statis yang sangat kompleks.

5, saat ini, latch hanya digunakan di sirkuit yang sangat canggih, seperti CPU P4 intel.FPGA memiliki unit kait, unit register dapat dikonfigurasi sebagai unit kait, dalam manual xilinx v2p akan dikonfigurasi sebagai unit register/latch, lampirannya adalah diagram struktur setengah irisan xilinx.Model dan produsen FPGA lain tidak memeriksanya.--Secara pribadi, saya pikir xilinx dapat langsung mencocokkan altera mungkin lebih banyak masalah, untuk beberapa LE yang harus dilakukan, namun, tidak setiap perangkat xilinx dapat dikonfigurasikan, satu-satunya antarmuka DDR altera memiliki unit kait khusus, umumnya hanya sirkuit berkecepatan tinggi akan digunakan dalam desain kait.LE altera tidak ada struktur kait, dan periksa sp3 dan sp2e, dan lainnya tidak untuk memeriksa, manual mengatakan bahwa konfigurasi ini didukung.Ekspresi wangdian tentang altera benar, ff altera tidak dapat dikonfigurasi untuk latch, ia menggunakan tabel pencarian untuk mengimplementasikan latch.

Aturan desain umumnya adalah: hindari kait di sebagian besar desain.itu akan membiarkan Anda merancang waktunya selesai, dan itu sangat tersembunyi, non-veteran tidak dapat menemukannya.kait bahaya terbesarnya adalah tidak menyaring gerinda.Ini sangat berbahaya untuk level sirkuit berikutnya.Oleh karena itu, selama masih bisa menggunakan tempat flip-flop D, jangan gunakan kait.