Merrillchip Baru & Asli Tersedia Komponen Elektronik Sirkuit Terpadu IC DS90UB928QSQX/NOPB

1.

FPDLINK adalah bus transmisi diferensial berkecepatan tinggi yang dirancang oleh TI, terutama digunakan untuk mengirimkan data gambar, seperti kamera dan data tampilan.Standar ini terus berkembang, dari sepasang saluran asli yang mentransmisikan gambar 720P@60fps hingga kemampuan saat ini untuk mengirimkan 1080P@60fps, dengan chip berikutnya yang mendukung resolusi gambar yang lebih tinggi lagi.Jarak transmisinya juga sangat jauh, mencapai sekitar 20m sehingga ideal untuk aplikasi otomotif.

FPDLINK memiliki saluran maju berkecepatan tinggi untuk mentransmisikan data gambar berkecepatan tinggi dan sebagian kecil data kontrol.Ada juga saluran mundur berkecepatan relatif rendah untuk transmisi informasi kontrol mundur.Komunikasi maju dan mundur membentuk saluran kontrol dua arah, yang mengarah pada desain I2C yang cerdas di FPDLINK yang akan dibahas dalam makalah ini.

FPDLINK digunakan dengan serializer dan deserializer yang dipasangkan bersama, CPU dapat dihubungkan ke serializer atau deserializer, tergantung pada aplikasinya.Misalnya pada aplikasi kamera, sensor kamera terhubung ke serializer dan mengirimkan data ke deserializer, sedangkan CPU menerima data yang dikirim dari deserializer.Dalam aplikasi tampilan, CPU mengirimkan data ke serializer dan deserializer menerima data dari serializer dan mengirimkannya ke layar LCD untuk ditampilkan.

2.

I2c CPU kemudian dapat dihubungkan ke i2c serializer atau deserializer.Chip FPDLINK menerima informasi I2C yang dikirim oleh CPU dan mengirimkan informasi I2C ke ujung lainnya melalui FPDLINK.Seperti yang kita ketahui, pada protokol i2c, SDA disinkronkan melalui SCL.Dalam aplikasi umum, data di-latch pada tepi naik SCL, sehingga master atau slave harus siap menerima data pada tepi menurun SCL.Namun, di FPDLINK, karena transmisi FPDLINK diatur waktunya, tidak ada masalah ketika master mengirim data, paling banyak budak menerima data beberapa jam lebih lambat dari master mengirimkannya, tetapi ada masalah ketika budak membalas ke master , misalnya ketika slave merespon master dengan ACK ketika ACK dikirimkan ke master, itu sudah lebih lambat dari waktu yang dikirim oleh slave, yaitu sudah melalui penundaan FPDLINK dan mungkin melewatkan kenaikan tepi SCL.

Untungnya, protokol i2c mempertimbangkan situasi ini.i2c spec menentukan properti yang disebut i2c stretch, artinya slave i2c dapat menarik SCL ke bawah sebelum mengirimkan ACK jika belum siap sehingga master akan gagal saat mencoba menarik SCL ke atas sehingga master akan terus mencoba. tarik SCL ke atas dan tunggu, Oleh karena itu ketika menganalisis bentuk gelombang i2c di sisi FPDLINK Slave, kita akan menemukan bahwa setiap kali bagian alamat slave dikirim, hanya ada 8 bit, dan ACK akan direspon kemudian.

Chip FPDLINK TI memanfaatkan sepenuhnya fitur ini, alih-alih hanya meneruskan bentuk gelombang i2c yang diterima (yaitu mempertahankan laju baud yang sama dengan pengirim), ia mentransmisikan ulang data yang diterima pada laju baud yang ditetapkan pada chip FPDLINK.Oleh karena itu, hal ini penting untuk diperhatikan ketika menganalisis bentuk gelombang i2c di sisi FPDLINK Slave.Baud rate CPU i2c mungkin 400K, tetapi baud rate i2c di sisi slave FPDLINK adalah 100K atau 1M, tergantung pada pengaturan tinggi dan rendah SCL di chip FPDLINK.