(Baru & Asli) Tersedia Chip IC 3S200A-4FTG256C XC3S200A-4FTG256C

Atribut Produk

 Array Gerbang yang Dapat Diprogram di Lapangan

 Asusunan gerbang yang dapat diprogram di lapangan(FPGA) adalahsirkuit terpadudirancang untuk dikonfigurasikan oleh pelanggan atau desainer setelah produksi – itulah istilahnyadapat diprogram di lapangan.Konfigurasi FPGA umumnya ditentukan menggunakan abahasa deskripsi perangkat keras(HDL), mirip dengan yang digunakan untukSirkuit Terpadu Aplikasi Khusus(ASIC).Diagram sirkuitsebelumnya digunakan untuk menentukan konfigurasi, namun hal ini semakin jarang karena munculnyaotomatisasi desain elektronikperalatan.

FPGA berisi arraydapat diprogram blok logika, dan hierarki interkoneksi yang dapat dikonfigurasi ulang memungkinkan blok untuk dihubungkan bersama.Blok logika dapat dikonfigurasi untuk melakukan yang kompleksfungsi kombinasional, atau bertindak sederhanagerbang logikamenyukaiDANDanXOR.Di sebagian besar FPGA, blok logika juga disertakanelemen memori, yang mungkin sederhanasandal jepitatau lebih blok memori yang lengkap.^[1]Banyak FPGA yang dapat diprogram ulang untuk diterapkan secara berbedafungsi logika, memungkinkan fleksibelkomputasi yang dapat dikonfigurasi ulangseperti yang dilakukan diperangkat lunak komputer.

FPGA memiliki peran yang luar biasa dalam hal inisistem tertanampengembangan karena kemampuan mereka untuk memulai pengembangan perangkat lunak sistem secara bersamaan dengan perangkat keras, memungkinkan simulasi kinerja sistem pada tahap awal pengembangan, dan memungkinkan berbagai uji coba sistem dan iterasi desain sebelum menyelesaikan arsitektur sistem.^[2]

Sejarah[sunting]

Industri FPGA tumbuh darimemori read-only yang dapat diprogram(PROM) danperangkat logika yang dapat diprogram(PLD).PROM dan PLD keduanya memiliki pilihan untuk diprogram dalam batch di pabrik atau di lapangan (dapat diprogram di lapangan).^[3]

mengubahdidirikan pada tahun 1983 dan menghadirkan perangkat logika pertama yang dapat diprogram ulang di industri pada tahun 1984 – EP300 – yang dilengkapi jendela kuarsa dalam paketnya yang memungkinkan pengguna menyinari lampu ultra-violet pada cetakan untuk menghapusEPROMsel yang menyimpan konfigurasi perangkat.^[4]

Xilinxmenghasilkan program lapangan pertama yang layak secara komersialsusunan gerbangpada tahun 1985^[3]– XC2064.^[5]XC2064 memiliki gerbang yang dapat diprogram dan interkoneksi antar gerbang yang dapat diprogram, awal dari teknologi dan pasar baru.^[6]XC2064 memiliki 64 blok logika yang dapat dikonfigurasi (CLB), dengan dua tiga inputtabel pencarian(LUT).^[7]

Pada tahun 1987,Pusat Peperangan Permukaan Lautmendanai percobaan yang diusulkan oleh Steve Casselman untuk mengembangkan komputer yang akan mengimplementasikan 600.000 gerbang yang dapat diprogram ulang.Casselman berhasil dan paten terkait sistem tersebut dikeluarkan pada tahun 1992.^[3]

Altera dan Xilinx terus tidak tertandingi dan tumbuh dengan cepat dari tahun 1985 hingga pertengahan 1990an ketika para pesaing bermunculan, mengikis sebagian besar pangsa pasar mereka.Pada tahun 1993, Actel (sekarangMikrosemi) melayani sekitar 18 persen pasar.^[6]

Tahun 1990-an adalah periode pertumbuhan pesat FPGA, baik dalam kecanggihan sirkuit maupun volume produksi.Pada awal tahun 1990an, FPGA terutama digunakan ditelekomunikasiDanjaringan.Pada akhir dekade ini, FPGA mulai diterapkan pada konsumen, otomotif, dan industri.^[8]

Pada tahun 2013, Altera (31 persen), Actel (10 persen) dan Xilinx (36 persen) bersama-sama mewakili sekitar 77 persen pasar FPGA.^[9]

Perusahaan seperti Microsoft telah mulai menggunakan FPGA untuk mempercepat sistem komputasi intensif berkinerja tinggi (sepertiPusat Datayang mengoperasikan merekaMesin pencari Bing), karenakinerja per wattkeuntungan yang diberikan FPGA.^[10]Microsoft mulai menggunakan FPGA untukmempercepatBing pada tahun 2014, dan pada tahun 2018 mulai menerapkan FPGA di seluruh beban kerja pusat data lainnya untuk merekaBiru langit komputasi awanplatform.^[11]

Garis waktu berikut menunjukkan kemajuan dalam berbagai aspek desain FPGA:

Gerbang

• 1987: 9.000 gerbang, Xilinx^[6]
• 1992: 600.000, Departemen Peperangan Permukaan Laut^[3]
• Awal tahun 2000an: jutaan^[8]
• 2013: 50 juta, Xilinx^[12]

Ukuran pasar

• 1985: FPGA komersial pertama: Xilinx XC2064^[5][6]
• 1987: $14 juta^[6]
• C.1993: >$385 juta^{[6][verifikasi gagal]}
• 2005: $1,9 miliar^[13]
• Perkiraan tahun 2010: $2,75 miliar^[13]
• 2013: $5,4 miliar^[14]
• Perkiraan tahun 2020: $9,8 miliar^[14]

Desain dimulai

Aawal desainadalah desain khusus baru untuk implementasi pada FPGA.

• 2005: 80.000^[15]
• 2008: 90.000^[16]

Desain[sunting]

FPGA kontemporer memiliki sumber daya yang besargerbang logikadan blok RAM untuk mengimplementasikan komputasi digital yang kompleks.Karena desain FPGA menggunakan kecepatan I/O yang sangat cepat dan data dua arahbis-bis, menjadi tantangan untuk memverifikasi waktu yang tepat dari data yang valid dalam waktu penyiapan dan waktu tunggu.

Perencanaan lantaimemungkinkan alokasi sumber daya dalam FPGA untuk memenuhi batasan waktu ini.FPGA dapat digunakan untuk mengimplementasikan fungsi logis apa pun yangASICdapat tampil.Kemampuan untuk memperbarui fungsionalitas setelah pengiriman,konfigurasi ulang sebagiandari sebagian desain^[17]dan biaya rekayasa non-berulang yang rendah dibandingkan desain ASIC (meskipun biaya unit umumnya lebih tinggi), menawarkan keuntungan untuk banyak aplikasi.^[1]

Beberapa FPGA memiliki fitur analog selain fungsi digital.Fitur analog yang paling umum adalah dapat diprogramlaju perubahan teganganpada setiap pin keluaran, memungkinkan teknisi untuk menetapkan tarif rendah pada pin dengan beban ringan yang sebaliknyacincinataupasangantidak dapat diterima, dan untuk menetapkan tarif yang lebih tinggi pada pin yang memuat banyak muatan pada saluran berkecepatan tinggi yang jika tidak maka akan berjalan terlalu lambat.^[18][19]Yang juga umum adalah kuarsa-osilator kristal, osilator kapasitansi resistansi pada chip, danloop fase-terkuncidengan tertanamosilator yang dikontrol tegangandigunakan untuk pembuatan dan pengelolaan jam serta untuk transmisi jam serializer-deserializer (SERDES) berkecepatan tinggi dan pemulihan jam penerima.Yang cukup umum adalah diferensialpembandingpada pin input yang dirancang untuk dihubungkanpensinyalan diferensialsaluran.Beberapa "sinyal campuranFPGA” memiliki perangkat terintegrasikonverter analog-ke-digital(ADC) dankonverter digital-ke-analog(DAC) dengan blok pengkondisi sinyal analog yang memungkinkannya beroperasi sebagai asistem-on-a-chip(SoC).^[20]Perangkat semacam itu mengaburkan batas antara FPGA, yang membawa angka digital dan angka nol pada struktur interkoneksi internal yang dapat diprogram, danarray analog yang dapat diprogram di lapangan(FPAA), yang membawa nilai analog pada struktur interkoneksi internal yang dapat diprogram.

Blok logika[sunting]

Artikel utama:Blok logika

Contoh ilustrasi sederhana dari sel logika (LUT –Tabel pencarian, FA –Penambah penuh, DFF –Flip-flop tipe D)

Arsitektur FPGA yang paling umum terdiri dari arrayblok logika(disebut blok logika yang dapat dikonfigurasi, CLB, atau blok susunan logika, LAB, bergantung pada vendor),bantalan I/O, dan perutean saluran.^[1]Umumnya, semua saluran perutean memiliki lebar (jumlah kabel) yang sama.Beberapa bantalan I/O mungkin muat dalam tinggi satu baris atau lebar satu kolom dalam larik.

“Suatu rangkaian aplikasi harus dipetakan menjadi FPGA dengan sumber daya yang memadai.Meskipun jumlah CLB/LAB dan I/O yang diperlukan mudah ditentukan dari desain, jumlah jalur perutean yang diperlukan dapat sangat bervariasi bahkan di antara desain dengan jumlah logika yang sama.(Misalnya, asaklar palangmembutuhkan lebih banyak perutean daripada asusunan sistolikdengan jumlah gerbang yang sama.Karena jalur perutean yang tidak terpakai meningkatkan biaya (dan menurunkan performa) suku cadang tanpa memberikan manfaat apa pun, produsen FPGA mencoba menyediakan jalur secukupnya sehingga sebagian besar desain dapat disesuaikan dengan kebutuhan.tabel pencarian(LUT) dan I/O bisadialihkan.Hal ini ditentukan oleh perkiraan seperti yang berasal dariAturan sewaatau dengan bereksperimen dengan desain yang sudah ada.”^[21]Pada tahun 2018,jaringan-on-chiparsitektur untuk routing dan interkoneksi sedang dikembangkan.^{[diperlukan kutipan]}

Secara umum, blok logika terdiri dari beberapa sel logis (disebut ALM, LE, irisan, dll.).Sel tipikal terdiri dari 4 input LUT, apenambah penuh(FA) dan aFlip-flop tipe D.Ini mungkin dibagi menjadi dua LUT 3-input.Di dalammode normalitu digabungkan menjadi LUT 4 input melalui yang pertamamultiplekser(mux).Di dalamhitungmode, outputnya diumpankan ke penambah.Pemilihan mode diprogram ke dalam mux kedua.Outputnya bisa berupa apa sajasinkronisatauasinkron, tergantung pada pemrograman mux ketiga.Dalam prakteknya, seluruh atau sebagian dari penambah adalahdisimpan sebagai fungsike dalam LUT untuk menyimpanruang angkasa.^[22][23][24]

Blok keras[sunting]

Keluarga FPGA modern memperluas kemampuan di atas dengan menyertakan fungsionalitas tingkat lebih tinggi yang dipasang pada silikon.Menanamkan fungsi-fungsi umum ini ke dalam rangkaian akan mengurangi area yang dibutuhkan dan meningkatkan kecepatan fungsi-fungsi tersebut dibandingkan dengan membangunnya dari logika primitif.Contohnya termasukpengganda, generikBlok DSP,prosesor tertanam, logika I/O kecepatan tinggi dan tertanammemori.

FPGA kelas atas dapat berisi kecepatan tinggitransceiver multi-gigabitDaninti IP kerassepertiinti prosesor,Ethernet unit kontrol akses menengah,PCI/PCI Eksprespengontrol, dan pengontrol memori eksternal.Inti-inti ini ada di samping struktur yang dapat diprogram, tetapi inti-inti ini dibuat dari bahan tersebuttransistorbukannya LUT sehingga mereka memiliki level ASICpertunjukanDankonsumsi dayatanpa menghabiskan banyak sumber daya fabric, sehingga lebih banyak fabric yang bebas untuk logika spesifik aplikasi.Transceiver multi-gigabit juga berisi sirkuit input dan output analog berkinerja tinggi bersama dengan serializer dan deserializer berkecepatan tinggi, komponen yang tidak dapat dibuat dari LUT.Fungsionalitas lapisan fisik tingkat tinggi (PHY) sepertipengkodean barismungkin diimplementasikan atau tidak bersamaan dengan serializer dan deserializer dalam logika keras, tergantung pada FPGA.