pesanan_bg

produk

Baru Asli XQR17V16CC44V Spot Stock FPGA Field Programmable Gate Array Logic IC Chip Sirkuit Terpadu

Deskripsi Singkat:


Rincian produk

Label Produk

Spesifikasi  
Kategori Memori PROM
Kepadatan 16777 kbit
Jumlah kata 2000rb
Bit per Kata 8 bit
Jenis Paket KERAMIK, LCC-44
pin 44
Keluarga Logika CMOS
Tegangan Pasokan 3.3V
Suhu Operasional -55 hingga 125 C (-67 hingga 257 F)

Xilinx memperkenalkan PROM konfigurasi QML Pengerasan Radiasi seri QPro™ XQR17V16 berdensitas tinggi yang menyediakan metode yang mudah digunakan dan hemat biaya untuk menyimpan bitstream konfigurasi FPGA Xilinx yang besar.XQR17V16CC44V adalah perangkat 3.3V dengan kapasitas penyimpanan 16 Mb dan dapat beroperasi dalam mode serial atau lebar byte.untuk diagram blok yang disederhanakan dari arsitektur perangkat XQR17V16.

Ketika FPGA berada dalam mode Master Serial, FPGA menghasilkan jam konfigurasi yang menggerakkan PROM.Waktu akses singkat setelah tepi jam naik, data muncul pada pin keluaran PROM DATA yang terhubung ke pin FPGA DIN.FPGA menghasilkan jumlah pulsa clock yang sesuai untuk menyelesaikan konfigurasi.Setelah dikonfigurasi, ini menonaktifkan PROM.Ketika FPGA berada dalam mode Slave Serial, PROM dan FPGA harus di-clock oleh sinyal yang masuk.

Ketika FPGA berada dalam mode Master SelectMAP, ia menghasilkan jam konfigurasi yang menggerakkan PROM dan FPGA.Setelah tepi CCLK naik, data tersedia pada pin PROM DATA (D0-D7).Data akan dimasukkan ke dalam FPGA pada sisi naik CCLK berikutnya.Ketika FPGA berada dalam mode Slave SelectMAP, PROM dan FPGA harus di-clock oleh sinyal masuk.Osilator freerunning dapat digunakan untuk menggerakkan CCLK.Beberapa perangkat dapat digabungkan dengan menggunakan keluaran CEO untuk menggerakkan masukan CE dari perangkat berikut.Input jam dan output DATA dari semua PROM dalam rantai ini saling berhubungan.Semua perangkat kompatibel dan dapat dihubungkan dengan anggota keluarga lainnya.Untuk pemrograman perangkat, perangkat lunak Xilinx ISE Foundation atau ISE WebPACK mengkompilasi file desain FPGA ke dalam format Hex standar, yang kemudian ditransfer ke sebagian besar pemrogram PROM komersial.

Fitur
• Latch-Up Imun terhadap LET >120 MeV/cm2/mg
• Jaminan TID sebesar 50 kRad(Si) per spesifikasi 1019.5
• Dibuat pada Substrat Epitaxial
• Kapasitas penyimpanan 16Mbit
• Jaminan pengoperasian pada rentang suhu militer penuh: –55°C hingga +125°C
• Memori read-only yang dapat diprogram satu kali (OTP) yang dirancang untuk menyimpan bitstream konfigurasi perangkat Xilinx FPGA
• Mode konfigurasi ganda
♦ Konfigurasi serial (hingga 33 Mb/s)
♦ Paralel (hingga 264 Mb/s pada 33 MHz)
• Antarmuka sederhana ke FPGA Xilinx QPro
• Cascadable untuk menyimpan bitstream yang lebih panjang atau lebih banyak
• Polaritas reset yang dapat diprogram (Tinggi aktif atau Rendah aktif) untuk kompatibilitas dengan solusi FPGA berbeda
• Proses floating-gate CMOS berdaya rendah
• Tegangan suplai 3,3V
• Tersedia dalam kemasan keramik CK44(1)
• Dukungan pemrograman oleh produsen programmer terkemuka
• Dukungan desain menggunakan paket perangkat lunak ISE Foundation atau ISE WebPACK
• Jaminan retensi data seumur hidup selama 20 tahun
Pemrograman
Perangkat dapat diprogram pada pemrogram yang disediakan oleh Xilinx atau vendor pihak ketiga yang memenuhi syarat.Pengguna harus memastikan bahwa algoritma pemrograman yang sesuai dan versi terbaru perangkat lunak pemrogram digunakan.Pilihan yang salah dapat merusak perangkat secara permanen.
Keterangan
• Latch-Up Imun terhadap LET >120 MeV/cm2/mg
• Jaminan TID sebesar 50 kRad(Si) per spesifikasi 1019.5
• Dibuat pada Substrat Epitaxial
• Kapasitas penyimpanan 16Mbit
• Jaminan pengoperasian pada rentang suhu militer penuh: –55°C hingga +125°C
• Memori read-only yang dapat diprogram satu kali (OTP) yang dirancang untuk menyimpan bitstream konfigurasi perangkat Xilinx FPGA
• Mode konfigurasi ganda
♦ Konfigurasi serial (hingga 33 Mb/s)
♦ Paralel (hingga 264 Mb/s pada 33 MHz)
• Antarmuka sederhana ke FPGA Xilinx QPro
• Cascadable untuk menyimpan bitstream yang lebih panjang atau lebih banyak
• Polaritas reset yang dapat diprogram (aktif Tinggi atau aktif
Rendah) untuk kompatibilitas dengan solusi FPGA yang berbeda
• Proses floating-gate CMOS berdaya rendah
• Tegangan suplai 3,3V
• Tersedia dalam kemasan keramik CK44(1)
• Dukungan pemrograman oleh programmer terkemuka
produsen
• Dukungan desain menggunakan ISE Foundation atau ISE
Paket perangkat lunak WebPACK
• Jaminan retensi data seumur hidup selama 20 tahun


  • Sebelumnya:
  • Berikutnya:

  • Tulis pesan Anda di sini dan kirimkan kepada kami