XC7Z100-2FFG900I – Sirkuit Terpadu, Tertanam, System On Chip (SoC)

Arsitektur SoC dasar

Arsitektur system-on-chip yang khas terdiri dari komponen-komponen berikut:
- Setidaknya satu mikrokontroler (MCU) atau mikroprosesor (MPU) atau prosesor sinyal digital (DSP), namun bisa terdapat beberapa inti prosesor.
- Memori dapat berupa satu atau lebih RAM, ROM, EEPROM dan memori flash.
- Osilator dan sirkuit loop fase-terkunci untuk menyediakan sinyal pulsa waktu.
- Periferal yang terdiri dari counter dan timer, rangkaian catu daya.
- Antarmuka untuk standar konektivitas yang berbeda seperti USB, FireWire, Ethernet, transceiver asinkron universal dan antarmuka periferal serial, dll.
- ADC/DAC untuk konversi antara sinyal digital dan analog.
- Rangkaian pengatur tegangan dan pengatur tegangan.
Keterbatasan SoC

Saat ini, desain arsitektur komunikasi SoC sudah relatif matang.Sebagian besar perusahaan chip menggunakan arsitektur SoC untuk pembuatan chip mereka.Namun, karena aplikasi komersial terus mengejar koeksistensi dan prediktabilitas instruksi, jumlah inti yang terintegrasi ke dalam chip akan terus meningkat dan arsitektur SoC berbasis bus akan menjadi semakin sulit untuk memenuhi tuntutan komputasi yang terus meningkat.Manifestasi utamanya adalah
1. skalabilitas yang buruk.desain sistem soC dimulai dengan analisis kebutuhan sistem, yang mengidentifikasi modul dalam sistem perangkat keras.Agar sistem dapat bekerja dengan benar, posisi setiap modul fisik pada SoC pada chip relatif tetap.Setelah desain fisik selesai, modifikasi harus dilakukan, yang secara efektif dapat menjadi proses desain ulang.Di sisi lain, SoC berdasarkan arsitektur bus terbatas dalam jumlah inti prosesor yang dapat diperluas karena mekanisme komunikasi arbitrase yang melekat pada arsitektur bus, yaitu hanya sepasang inti prosesor yang dapat berkomunikasi pada waktu yang sama.
2. Dengan arsitektur bus berdasarkan mekanisme eksklusif, setiap modul fungsional dalam SoC hanya dapat berkomunikasi dengan modul lain dalam sistem setelah modul tersebut menguasai bus.Secara keseluruhan, ketika sebuah modul memperoleh hak arbitrase bus untuk komunikasi, modul lain dalam sistem harus menunggu hingga bus tersebut bebas.
3. Masalah sinkronisasi jam tunggal.Struktur bus memerlukan sinkronisasi global, namun, seiring dengan semakin kecilnya ukuran fitur proses, frekuensi pengoperasian meningkat dengan cepat, kemudian mencapai 10GHz, dampak yang disebabkan oleh penundaan koneksi akan sangat serius sehingga tidak mungkin merancang pohon jam global , dan karena jaringan jam yang besar, konsumsi dayanya akan menempati sebagian besar total konsumsi daya chip.